Tin tức và phân tích của tất cả các thiết bị di động

IBM và Samsung: chip mới với thiết kế VTFET sẽ cho phép bạn tạo ra pin dùng được cả tuần

IBM và Samsung đã công bố vào thứ Tư tuần này (15) một tính mới cho kiến ​​trúc bán dẫn. Các công ty đã phát triển một cách mới để xếp các bóng bán dẫn theo chiều dọc trên chip. Thiết kế VTFET (Bóng bán dẫn hiệu ứng trường vận chuyển dọc) hứa hẹn cải thiện hiệu suất và giảm tiêu thụ điện năng. Theo IBM và Samsung, thiết kế mới sẽ cho phép: “pin của smartphones qua một tuần mà không cần tính phí, thay vì ngày “.

Thiết kế mới, cho phép xếp chồng bóng bán dẫn, sẽ cho phép dòng điện chạy từ trên xuống dưới, thay vì theo chiều ngang từ bên này sang bên kia như trường hợp của hầu hết các chip hiện nay. Xếp chồng chất bán dẫn không có gì mới và Intel cũng có ý định đi theo con đường tương tự, mặc dù hiện đang xếp chồng các thành phần chipset thay vì bóng bán dẫn.

Theo đoạn video do IBM công bố, thiết kế mới sẽ tạo ra một cuộc cách mạng trong lĩnh vực công nghệ. Số lượng bóng bán dẫn trên chip càng lớn thì số lượng phép tính có thể được thực hiện càng lớn. Bằng cách sắp xếp các bóng bán dẫn theo chiều dọc, có thể tạo ra các chipset có mật độ bóng bán dẫn cao hơn.

Theo công ty, thiết kế bán dẫn mới sẽ giới thiệu một giảm tới 85% mức tiêu thụ năng lượng. Các chip in thạch bản 2nm của IBM, được công bố vào năm nay, đã tiết kiệm 75% điện năng. Bằng cách giảm kích thước của in thạch bản, có sự gia tăng hiệu suất và cũng như hiệu quả năng lượng. Bằng cách kết hợp thiết kế VTFET với các chipset mới, kết quả có thể còn ấn tượng hơn, nhưng vẫn có thể mất một thời gian để Samsung và IBM triển khai thiết kế mới trong các sản phẩm của họ.

Rốt cuộc, các sản phẩm được thương mại hóa trên thị trường vẫn ở chế độ in thạch bản 7nm. Cho đến khi quá trình chuyển đổi sang phương pháp in thạch bản mới sử dụng thiết kế VTFET diễn ra, sẽ mất một vài năm để thực hiện tất cả các thử nghiệm cần thiết.

Nguồn: The Verge, IBM

…..