Hot Chips 31 Blog Langsung: Intel 10nm Spring Hill NNP-I Chip Inference

Catatan: Dalam topik berikutnya yang akan Anda baca, Anda akan mempelajari tentang: Hot Chips 31 Blog Langsung: Intel 10nm Spring Hill NNP-I Chip Inference

03.39 WIB -.

03:05 EDT: Salah satu produk 10nm masa depan Intel adalah mesin inferensi Spring Hill NNP-I 1000. Hari ini, perusahaan mengangkat penutup pada bagian arsitektur di belakang chip.

03:05 EDT – Ini adalah chip 10nm!

03:05 EDT – Informasi lebih lanjut segera hadir. Mereka memberi tahu saya tentang ini

03:06 EDT – Saya masih belum punya waktu untuk menulisnya. Tapi ini blog hidup.

15:07 EDT – Pentingnya pembelajaran mesin dan kesimpulan

15:07 EDT – Arsitektur chip itu penting

15:09 EDT – Chip Intel internal murni

15:09 EDT – Tersedia dalam faktor bentuk M2 dan faktor bentuk khusus

15:10 EDT – Modul Display M.2 dilengkapi dengan DRAM 16 GB terpasang

03:10 EDT – 5 menit dan masih intro

15:11 EDT – Sampai 4.8 HEAD/W

15:11 EDT: silikon yang sama dapat mencapai 10W hingga 50W

15:11 EDT – Ini adalah chip DC

15:11 EDT – Berisi Intel Sunny Cove Cores

03:11 EDT: Stack SW mendukung semua frame DL utama

15:11 EDT: Memiliki Sunny Cove berarti AVX-512 di dalamnya

03:14 EDT – Fitur RAS untuk DC

15:15 EDT – Masih di slide ini

15:16 EDT – 2 Sunny Cove Cores, 12 Pusat Inferensi, 24 MB cache bersama

15:16 EDT – ‘ES. Tapi bukan danau es

15:16 EDT – Ini pada dasarnya adalah chip Ice Lake 8-core dengan grafik dan 6 core dilepas dan ICE bergerak

15:17 EDT: dukungan DRAM yang sama dengan Ice Lake

15:18 EDT: Setiap inti Sunny Cove dapat mengontrol salah satu dari 12 Inti Es ini

15:18 EDT: Koneksi PCIe 3.0 x4 / x8 untuk penyimpanan CPU

15:18 EDT – Total SRAM 75MB, BW DRAM 68 GB/s

15:19 EDT: lebih dari 10 puncak proses

15:19 EDT: dirancang untuk masalah dengan daya terbatas

15:19 EDT: Manajemen energi seperti Ice Like

15:19 EDT – Danau

03.20 EDT – Tetapkan beban kerja ke anggaran energi yang ditetapkan

03.20 EDT – Perangkat PCIe Standar

03:21 EDT: Dalam mode 50W, ini jelas bukan drive M.2 .

15:22 EDT – Setiap ICE dapat melakukan 4K MAC/siklus

03:23 EDT – Mendukung FP16 / INT8 / 4/ /2/ /1

03:23 EDT – DMA dioptimalkan secara khusus untuk DL

03:23 EDT – Unit kompresi/dekompresi langka

03:24 EDT – 4 MB SRAM melalui ICE dengan 256KB TCM antara Compute Grid / Vector DSP

3: 24 EDT – Tensilica V6 DSP oleh ICE

15:25 EDT – Kalkulator DL ​​terlihat seperti kotak 4D

15:25 EDT – 5D DMA Maju

15:25 EDT – Perawatan pasca operasi

03:26 EDT – Minimalkan transmisi data

03:26 EDT – Pengontrol Nonlinear ElementWise Maxpool

15:28 EDT – DSP memiliki 2 port pengisian vektor, dukungan motor kolektor / terdistribusi asli

15:28 EDT – Sepenuhnya Dapat Diprogram

15:28 EDT – jalur pipa dua arah dengan komputasi jaringan DL dengan penyimpanan lokal dan sinkronisasi perangkat keras

15:28 EDT – 4 level memori

03:29 EDT – Ini seperti inti 8-band dengan kernel robek 2 ICE Diimpor

3:29 EDT – DRAM hingga 32 GB

03:29 EDT – BF16 tidak didukung

03:30 EDT – ResNet-50, 3.600 inferensi per detik pada 10W

15:31 EDT – Contoh hub 2 hingga 12 menawarkan kecepatan 585x .

03.39 EDT – Selesai. Waktu Makan Siang Selanjutnya adalah TSMC Keynote pada pukul 13:45 PT.