Hot Chips 31 Live Blogs: Xilinx Versal AI Engine

02:34 EDT – Xilinx, produsen FPGA, mengumumkan mesin AI Versal yang baru tahun lalu sebagai cara untuk memindahkan FPGA ke domain AI. Pembicaraan ini diatur untuk memperluas pengumuman tersebut.

02:36 EDT – Kategori perangkat Xilinx: FPGA, SoC, ACAP. Versal adalah ACAP

02:37 EDT – ACAP = Platform Akselerasi Komputasi Adaptif

02:37 EDT – Prosesor skalar, logika yang dapat diprogram, mesin AI / mesin DSP, jaringan onboard

14:38 EDT – Saat ini mengirimkan sampel ke pelanggan awal

14:38 EDT – TSMC 7nm, transistor 37B, memori on-die 855 Mb, 400 core mesin, 785 IOs, 44 SerDes

14:39 EDT – Versal NOC – NOC vertikal dan NOC horizontal

14:39 EDT – NOC Paket, gating jam Agresif

02:40 EDT -> Bandwidth bidirectional 1 Tbps per baris,> bandwidth bidirectional 0,5 Tbps per kolom

02:40 EDT – Selalu memiliki saluran virtual di NOC

02:40 EDT – Akselerasi komputasi adalah tentang pergerakan data

02:41 EDT – Subsistem Memori Terpadu

02:43 EDT – 2nd gen CCIX

14:44 EDT – Coherent Home Node, dan L2 cache

14:45 EDT – CCIX ESM – mendukung PCIe Gen 5 x16

14:45 EDT – Sistem Pemroses Versal

14:45 EDT – di semua perangkat Versal

02:46 EDT – Dual core a72

02:46 EDT – Dual Core R5 RPU dg locksetp

02:46 EDT – Kontrol Manajemen Platform

14.42 EDT – Akselerator Crypto untuk keamanan

14.42 EDT – 10 Gbps Debug dan jejak antarmuka

14:48 EDT – Antarmuka konfigurasi 50 Gbps

14:48 EDT – Perangkat Keras RoT

14:48 EDT – Mesin SHA3, AES, RSA, AES-key

14:48 EDT – Logika yang dapat diprogram – 900K LUT, 2M LC, dan 1.8M FLOPs

14:48 EDT – 4x CLB lebih besar -> 64 sandal jepit

14:48 EDT – 158 Mb URAM dan BRAM – daya 50% lebih rendah dari gen sebelumnya

14:48 EDT – Versal Programmable Logic DSP, DSP58

14:48 EDT – 1958x DSP58 dengan dukungan FP

14:49 EDT – 400 Ubin Engine AI, 133 TOP dalam INT8

14:49 EDT – Mesh interkoneksi non-blockign

14:49 EDT – 12,5MB L1 memori terdistribusi

14.51 EDT – Dalam mesin AI: Prosesor RISC Scalar 32b, akses opal / aliran skalar, prosesor vektor SIMD 512-bit, vec128int8 atau vec8fp32, 7+ OPs per siklus VLIW

14.51 EDT – 128 MAC INT8 per siklus per inti

14.51 EDT – Cocok untuk beban kerja pemrosesan sinyal

14:52 EDT – Pergerakan data dilakukan melalui DMA yang diatur

14:53 EDT – Memori cache mendukung multicast / broadcast

14:53 EDT – Transmisi data streaming yang sangat efisien

14:56 EDT – Versal menawarkan kinerja deterministik dan latensi rendah

14:56 EDT – Memetakan komputasi ke berbagai bagian ACAP

02:57 EDT – Kerangka kerja yang dapat diprogram perangkat lunak

14:58 EDT – Mencoba mengabstraksi pemrograman dari perangkat keras menjadi C ++ reguler

14:58 EDT – Kerangka kerja seperti mxnet, TensorFlow, Caffee

14:59 EDT – Perangkat Xilinx 7nm pertama, 133 TOP, PCIe Gen4 dan CCIX

14:59 EDT – Arsitektur sistem heterogen yang dapat beradaptasi

03:00 PM EDT – T&J

03:00 PM EDT – T: HBM? A: Datang

03:01 PM EDT – T: Mendukung CCIX? Dukungan untuk Gen-Z dan CXL? Anda adalah anggota konsorsium tersebut. A: Tidak ada rencana resmi pada Gen-Z. CXL masih baru.

03:01 PM EDT – Itu bungkus. Pembicaraan selanjutnya adalah Intel Spring Crest.