Microchip Mengumumkan Pengendali DRAM Untuk Antarmuka Memori OpenCAPI
Anak perusahaan Microchip, Microsemi, memasuki pasar baru dengan memperkenalkan Serial Memory Controller SMC 1000 8x25G. Ini adalah pengontrol DDR4 DRAM yang terhubung ke prosesor host menggunakan Open Memory Interface (OMI) yang diturunkan dari OpenCAPI, sebuah tautan serial diferensial berkecepatan tinggi yang berjalan pada 25Gbps per jalur. Tujuannya adalah untuk memungkinkan server meningkatkan kapasitas memori yang jauh lebih tinggi dengan menyambungkan DRAM melalui tautan serial dengan jumlah pin yang jauh lebih rendah daripada antarmuka paralel DDR tradisional.
OpenCAPI adalah salah satu dari beberapa standar interkoneksi berkecepatan tinggi yang bersaing yang berusaha melampaui kinerja dan serangkaian fitur PCI Express. Dua standar CAPI pertama dibangun di atas PCIe 3.0 dan 4.0 dan menawarkan protokol latensi-cache yang lebih rendah. Versi 3 memperoleh awalan Open dengan memindahkan kontrol spesifikasi dari IBM ke konsorsium baru, dan OpenCAPI 3.0 mengabaikan dasar-dasar PCIe yang mendukung tautan 25Gbps baru. Subset dari OpenCAPI 3.1 telah dijuluki Open Memory Interface, dan menyediakan protokol media-agnostik tetapi latensi rendah untuk mengakses memori. Ada IP terbuka yang tersedia untuk mengimplementasikan host atau target sisi antarmuka ini, dan ekosistem alat komersial yang berkembang untuk verifikasi desain.
Microchip SMC 1000 8x25G tidak mengherankan menggunakan koneksi Antarmuka Memori Terbuka 8 jalur ke host, dan di sisi hilir ia memiliki pengontrol DDR4-3200 saluran tunggal dengan ECC dan dukungan untuk empat peringkat memori. SMC 1000 at heart adalah SERDES dengan beberapa fitur tambahan, yang memungkinkan CPU untuk menggunakan koneksi 84-pin menggantikan antarmuka DIMM 288-pin, tanpa mengorbankan bandwidth dan hanya menimbulkan latensi 4ns tambahan dibandingkan dengan LRDIMM yang terpasang pada pengontrol memori on-CPU. Chip itu sendiri adalah paket 17×17 mm dengan konsumsi daya khas di bawah 1,7W, dan mendukung penurunan secara dinamis ke empat atau dua jalur pada tautan OMI untuk menghemat daya saat 25GB / s penuh tidak diperlukan.
Pada prinsipnya, antarmuka DRAM pada SMC 1000 dapat menyebar ke slot DIMM tradisional, tetapi cara yang lebih disukai untuk menggunakan chip adalah dengan meletakkan pengontrol dan sejumlah DRAM bersama-sama ke dalam modul yang disebut DIMM Diferensial. DDIMM ini akan menggunakan konektor SFF-TA-1002 yang sama dengan SSD EDSFF / Ruler, dan modul-modulnya akan memiliki panjang 85mm dibandingkan LRDIMM 133mm. Faktor bentuk tinggi DDIMM 1U dan 2U sedang dalam proses standar. Microchip sudah memiliki Samsung, Micron dan SMART Modular on board untuk memproduksi DDIMM menggunakan kontroler SMC 1000, dengan kapasitas awal mulai dari 16GB hingga 256GB per modul.
Di sisi tuan rumah, platform pertama yang mendukung Open Memory Interface adalah prosesor POWER9 dari IBM, dan mereka diharapkan untuk mengumumkan rincian lebih lanjut akhir bulan ini di OpenPOWER Summit mereka. Dari perspektif IBM, mendukung Open Memory Interface memungkinkan mereka untuk memasukkan lebih banyak saluran memori pada die ukuran yang sama, dan menyediakan jalur peningkatan yang kompatibel ke depan untuk DDR5 dan NVDIMMs atau teknologi memori lainnya karena rincian antarmuka tersebut sekarang ditangani pada DDIMM sebagai gantinya. dari pada CPU.
Microchip akan memamerkan SMC 1000 8x25G di Flash Memory Summit minggu ini, dan akan memberikan presentasi utama Rabu pagi.
