CPU và GPU sẽ trở nên đắt hơn do vấn đề với SRAM, vốn được sử dụng làm RAM trong card đồ họa và bộ xử lý.
SRAM được sử dụng làm bộ nhớ làm việc dễ bay hơi (RAM) trong CPU và GPU và đóng vai trò quan trọng trong việc cải thiện hiệu suất của bộ xử lý hiện đại. Tuy nhiên, bộ nhớ có vẻ khó mở rộng quy mô – theo Khối Wiki SRAM hầu như không co lại khi chuyển sang chip 5nm và 3nm. Kết quả là cần nhiều không gian hơn trên một tấm bán dẫn cho một khuôn duy nhất và giá thành của chip tăng lên.
Được biết, cả TSMC và Intel đều phải giải quyết vấn đề này. Trong quá trình chuyển đổi từ quy trình 5nm sang 3nm, TSMC đặc biệt tập trung vào các mạch logic có trong chip. Tại Intel, có lẽ họ cũng sẽ gặp phải vấn đề tương tự trong thời gian chờ đợi. Wikichip tuyên bố rằng các nhà phát triển đã gặp phải một bức tường cứng khi thu nhỏ bộ nhớ SRAM.
Chiplet là giải pháp trung gian
Trong khi chờ đợi, một giải pháp khả thi đang được tìm kiếm để đảm bảo rằng bộ nhớ SRAM không cản trở quá trình chuyển đổi sang các nút xử lý nhỏ hơn và sản lượng của các tấm bán dẫn. Một giải pháp đã được tìm thấy dưới dạng thiết kế chiplet. Chúng tôi biết thuật ngữ đó từ bộ xử lý AMD Ryzen và GPU Radeon, sử dụng thiết kế chiplet.
Thiết kế chiplet như vậy có nghĩa là một số phần nhất định của chip được tách biệt khỏi các phần ‘logic’ của chipset. Tại AMD, điều này liên quan đến việc khuôn IO được tách ra khỏi các thành phần khác. Bằng cách này, nhà sản xuất có thể tiết kiệm chi phí bằng cách chế tạo các bộ phận không yêu cầu nút nhỏ hơn trên tấm bán dẫn nhỏ hơn. Xét cho cùng, các nút nhỏ hơn hầu như không có bất kỳ tác động (hiệu quả) nào đối với các thành phần như SRAM và điều khiển liên quan đến IO.
Đồng thời, các chiplet như vậy chiếm một lượng không gian tương đối lớn trên toàn bộ khuôn của CPU hoặc GPU và các chiplet cũng có những hạn chế khác. Do khoảng cách tương đối lớn hơn tới các bộ phận logic trên bộ xử lý nên thiết kế chiplet như vậy có thể tiêu tốn năng lượng tính toán. AMD cố gắng giải quyết vấn đề này trong các chip của mình bằng kết nối ‘Vải vô cực’ giữa các chiplet khác nhau. Vẫn chưa biết liệu kết nối như vậy có đủ hiệu quả để chống lại sự mất hiệu suất hay không.
